由上海交通大学电工及电子技术实验中心开发研制的JEDD7型在系统可编程器件实验箱，是针对高等学校的本科生在实验课程、毕业设计及大学生电子设计竞赛中学习PLD技术，提供一个现场可编程的实验环境而设计开发的。JEDD7型在系统可编程器件实验箱的核心采用Altera公司在系统可编程芯片EPM7128SLC84-7，软件操作平台为MAX+PLUSⅡ。芯片提供实验的全部逻辑功能， 有效使用门2500个，宏单元128个，8个逻辑阵列模块，15ns延迟，64个I/O。JEDD7型在系统可编程器件实验箱的主体结构,由以下五大部分组成：

1. 主处理部分：

采用在系统可编程芯片EPM7128SLC84-7。

2. 数据输入、功能设置部分：

由三个八位Switch拨码开关，八个微动开关组成。

3．时钟发生部分：

有二个时钟输入：4MHz的高频晶振和555的连续可调脉冲。

4．显示部分：

由6个LED数码管，四种颜色的16个发光二极管和一只小型扬声器组成。

5．电源部分：9V交直流都可的电源输入系统。

JEDD7型在系统可编程器件实验箱的特点

利用本实验板可进行大量的数字逻辑电路的实验和数字逻辑系统的开发，十分适合电子工程类、计算机专业和其它相关专业的数字逻辑电路和数字逻辑

系统的实验。由于EPM7128SLC84-7芯片具有丰富的I/O资源和强大的逻辑功能，能使实验内容更丰富，设计更随心所欲。对于初学者来说，可直接利用EPM7128SLC84-7芯片的资源完成设计功能（主要依靠电路图设计）。更适合有一定经验者（模块设计，充分利用I/O资源及实验板资源）。Altera公司的MAX+PLUSⅡ软件操作平台具有容易学习、操作方便的优点，特别适合初次接触、使用的大学本科生进行数字系统的课程设计。

利用本实验箱可以完成大量的实验。其中一部分是实验板上不需增加任何芯片就能完成的基础实验，而另一部分是需通过扩展口、增加一些模拟器件或分立元件的应用实验。下面按实验内容的分类列出一些典型题目。

1. 基本数字逻辑实验：基本数字逻辑实验大体上可函盖绝大部分TTL电路或通用CMOS电路逻辑器件，例如多种基本逻辑单元，各种组合逻辑模块和时序逻辑模块，包括多路器、计数器、译码器、编码器、算术逻辑单元、寄存器和移位寄存器等。典型的数字逻辑系统实验有电子密码锁、电子秒表、电子日历和电子报时时钟。
2. 数字或电子测量仪表类实验：积累式数字仪表，如流量计、电度表、里程计、频率检测计和数字式万用表。
3. 数字信号发生器：数字脉冲信号发生器、TV同步信号发生器。
4. 计算机接口类实验：键盘、鼠标、打印机接口和DMA控制器、RS232控制器等。
5. 自动控制类实验：交通红绿灯、彩灯、电梯控制器和音乐喷泉等。
6. 现代通信应用类：各种编译码实验，如循环码编译器、数字鉴相器、数字锁相环、数字滤波器和数字调制解调器。
7. 音频、视频应用类实验：简易电子琴、音阶发生器等。
8. 游戏类实验：电子抢答器、反映测试仪等。
9. 霓虹灯广告：字母、数字、各种计量单位的符号和多种测量仪器的显示。

    实验箱外形尺寸（mm）：295×250×70