Max+plusII(或写成Maxplus2,或MP2) 是Altera公司推出的的第三代PLD开发系统(Altera第四代PLD开发系统被称为：Quartus，主要用于设计6万-100万门的大规模CPLD/FPGA).使用MAX+PLUSII的设计者不需精通器件内部的复杂结构。设计者可以用自己熟悉的设计工具（如原理图输入或硬件描述语言）建立设计，MAX+PLUSII把这些设计转自动换成最终所需的格式。其设计速度非常快。对于一般几千门的电路设计，使用MAX+PLUSII，从设计输入到器件编程完毕，用户拿到设计好的逻辑电路，大约只需几小时。设计处理一般在数分钟内内完成。特别是在原理图输入等方面，Maxplus2被公认为是最易使用，人机界面最友善的PLD开发软件，特别适合初学者使用。

在这里我们可以先看一看用FPGA／CPLD开发工具进行电路设计的一般流程

通常可将FPGA/CPLD设计流程归纳为以下7个步骤，这与ASIC设计有相似之处。

1.设计输入。在传统设计中，设计人员是应用传统的原理图输入方法来开始设计的。自90年代初， Verilog、VHDL、AHDL等硬件描述语言的输入方法在大规模设计中得到了广泛应用。

2.前仿真（功能仿真）。设计的电路必须在布局布线前验证电路功能是否有效。（ASCI设计中，这一步骤称为第一次Sign-off）PLD设计中，有时跳过这一步。

3.设计编译。设计输入之后就有一个从高层次系统行为设计向门级逻辑电路设转化翻译过程，即把设计输入的某种或某几种数据格式(网表)转化为软件可识别的某种数据格式(网表)。

4.优化。对于上述综合生成的网表，根据布尔方程功能等效的原则，用更小更快的综合结果代替一些复杂的单元，并与指定的库映射生成新的网表，这是减小电路规模的一条必由之路。

5.布局布线。在PLD设计中，3-5步可以用PLD厂家提供的开发软件（如 Maxplus2）自动一次完成。

6.后仿真（时序仿真）需要利用在布局布线中获得的精确参数再次验证电路的时序。（ASCI设计中，这一步骤称为第二次Sign—off）。

7.生产。布线和后仿真完成之后，就可以开始ASCI或PLD芯片的投产。

同样，使用Maxplus2基本上也是有以上几个步骤，但可简化为：

1.设计输入   2.设计编译   3.设计仿真    4.下载    

想学习Maxplus2的朋友，可以到培训中心下载入门教程，想获得MaxplusII软件的朋友可以到这里填一张表，即可获得一张由Altera 香港寄出的光盘，包括数据手册和MaxplusII免费软件（我听不少人说，填表的效果很好，基本都可以收到光盘）。华东地区的朋友也可以写e-mail给我，我也会寄出光盘，光盘上有MaxplusII 的试用版或叫基本版——Baseline9.4，用硬盘号（用DOS命令— dir c: 即可看到），在www.Altera.com上申请license ,可试用6个月，支持30,000门以下所有设计,支持原理图,AHDL语言和波形输入,支持波形仿真,时间分析,编程下载，是一个功能相当强大的免费软件。比较适合于中小规模PLD设计。